Architecture et micro-architecture des processeurs / Bernard Goossens

Public ISBD Titre : Architecture et micro-architecture des processeurs Type de document : texte imprimé Auteurs : Bernard Goossens, Auteur Editeur : Newyork;Paris;Milan;Berlin;Londres;Amsterdam [Usa;France;Italie;Allemagne;Engleterre;Hollande] : Springer Année de publication : 2002 Autre Editeur : berlin [allmagne] : Éditions Heidelberg Collection : Collection IRIS Importance : 358 p Présentation : ill., couv. ill. Format : 24 cm ISBN/ISSN/EAN : 978-2-287-59761-9 Langues : Français Mots-clés : Microprocesseurs  Ordinateurs  Conception et construction  Architecture des ordinateurs Résumé : Cet ouvrage présente de façon ascendante le processus de construction d'un processeur, en partant de l'électronique et des transistors, en passant par les circuits fondamentaux, leur jeu d'instructions et leur implantation pour terminer avec la structure de la mémoire environnant le processeur. L'exposé décrit l'état de l'art en la matière. Les avancées récentes comme les instructions prédicatives et vectorielles sont abordées. Le propos fait la part belle aux techniques actuelles : prédicteurs de saut, renommage de registres, exécution spéculative, organisation superscalaire, unités de calcul complexes, unités de calcul vectoriel et unités de gestion mémoire (MMU). L'ouvrage contient en outre une présentation de l'architecture EPIC d'Intel/HP. L'ouvrage s'adresse aux étudiants de second cycle ainsi qu'aux élèves ingénieurs en informatique. Il comblera aussi les professionnels du domaine qui souhaitent actualiser leurs connaissances. Architecture et micro-architecture des processeurs [texte imprimé] / Bernard Goossens, Auteur . - Newyork;Paris;Milan;Berlin;Londres;Amsterdam (Usa;France;Italie;Allemagne;Engleterre;Hollande) : Springer : berlin (allmagne) : Éditions Heidelberg, 2002 . - 358 p : ill., couv. ill. ; 24 cm. - (Collection IRIS) . ISBN : 978-2-287-59761-9 Langues : Français Mots-clés : Microprocesseurs  Ordinateurs  Conception et construction  Architecture des ordinateurs Résumé : Cet ouvrage présente de façon ascendante le processus de construction d'un processeur, en partant de l'électronique et des transistors, en passant par les circuits fondamentaux, leur jeu d'instructions et leur implantation pour terminer avec la structure de la mémoire environnant le processeur. L'exposé décrit l'état de l'art en la matière. Les avancées récentes comme les instructions prédicatives et vectorielles sont abordées. Le propos fait la part belle aux techniques actuelles : prédicteurs de saut, renommage de registres, exécution spéculative, organisation superscalaire, unités de calcul complexes, unités de calcul vectoriel et unités de gestion mémoire (MMU). L'ouvrage contient en outre une présentation de l'architecture EPIC d'Intel/HP. L'ouvrage s'adresse aux étudiants de second cycle ainsi qu'aux élèves ingénieurs en informatique. Il comblera aussi les professionnels du domaine qui souhaitent actualiser leurs connaissances.

Réservation

Réserver ce document

Exemplaires

Code-barres	Cote	Support	Localisation	Section	Disponibilité
GE 01.630-1	GE 01.630-1	Livre interne	BIBLIOTHEQUE CENTRALE	Genie électrique (bc)	Disponible
004.1-16-1	004.1-16-1	Livre externe	BIBLIOTHEQUE DE FACULTE DES SCIENCES	Informatique (SCI)	Disponible
004.1-16-2	004.1-16-2	Livre externe	BIBLIOTHEQUE DE FACULTE DES SCIENCES	Informatique (SCI)	Disponible
004.1-16-3	004.1-16-3	Livre externe	BIBLIOTHEQUE DE FACULTE DES SCIENCES	Informatique (SCI)	Disponible
004.1-16-4	004.1-16-4	Livre externe	BIBLIOTHEQUE DE FACULTE DES SCIENCES	Informatique (SCI)	Disponible
004.1-16-5	004.1-16-5	Livre externe	BIBLIOTHEQUE DE FACULTE DES SCIENCES	Informatique (SCI)	Disponible

Guide to computer processor architecture / Bernard Goossens

Public ISBD Titre : Guide to computer processor architecture : A RISC-V approach, with high-level synthesis Type de document : texte imprimé Auteurs : Bernard Goossens, Auteur Editeur : Newyork;Paris;Milan;Berlin;Londres;Amsterdam [Usa;France;Italie;Allemagne;Engleterre;Hollande] : Springer Année de publication : 2023 Collection : Undergraduate topics in computer science Importance : 438 p. Format : 24 cm. ISBN/ISSN/EAN : 978-3-031-18022-4 Note générale : Réf. bibliographiques. Index 431 Langues : Anglais Mots-clés : Computer architecture  RISC (microprocessors)  Floating-point instructions Résumé : This unique, accessible textbook presents a succession of implementations of the open-source RISC-V processor. Implementations are offered in increasing difficulty (non-pipelined, pipelined, deeply pipelined, multi-threaded, multicore). Each implementation is shown as a High-Level Synthesis (HLS) code in C++. This facilitates synthesis and testing on an FPGA-based development board (Such a board can be freely obtained from the Xilinx University Program targeting university professors). The book can be useful for several reasons. First, it is a novel way to introduce computer architecture: The codes given can serve as labs for a processor architecture course. Second, the book content is based on the RISC-V Instruction Set Architecture, which is an open-source machine language promising to become the main machine language to be taught, replacing DLX and MIPS. Third, all the designs are implemented through the HLS tool, which is able to translate a C program into an intellectual property (IP). Lastly, HLS will become the new standard for IP implementations, replacing Verilog/VHDL; already there are job positions tied to HLS, with the argument of rapid IP development. Hence, in addition to offering undergraduates a firm introduction, the textbook/guide can also serve engineers willing to implement processors on FPGA, as well as researchers willing to develop RISC-V based hardware simulators. Bernard Goossens is Professor in the Faculty of Sciences at the Université de Perpignan, France. He is author of the French-language book from Springer, Architecture et microarchitecture des processeurs, 2002. Guide to computer processor architecture : A RISC-V approach, with high-level synthesis [texte imprimé] / Bernard Goossens, Auteur . - Newyork;Paris;Milan;Berlin;Londres;Amsterdam (Usa;France;Italie;Allemagne;Engleterre;Hollande) : Springer, 2023 . - 438 p. ; 24 cm.. - (Undergraduate topics in computer science) . ISBN : 978-3-031-18022-4 Réf. bibliographiques. Index 431 Langues : Anglais Mots-clés : Computer architecture  RISC (microprocessors)  Floating-point instructions Résumé : This unique, accessible textbook presents a succession of implementations of the open-source RISC-V processor. Implementations are offered in increasing difficulty (non-pipelined, pipelined, deeply pipelined, multi-threaded, multicore). Each implementation is shown as a High-Level Synthesis (HLS) code in C++. This facilitates synthesis and testing on an FPGA-based development board (Such a board can be freely obtained from the Xilinx University Program targeting university professors). The book can be useful for several reasons. First, it is a novel way to introduce computer architecture: The codes given can serve as labs for a processor architecture course. Second, the book content is based on the RISC-V Instruction Set Architecture, which is an open-source machine language promising to become the main machine language to be taught, replacing DLX and MIPS. Third, all the designs are implemented through the HLS tool, which is able to translate a C program into an intellectual property (IP). Lastly, HLS will become the new standard for IP implementations, replacing Verilog/VHDL; already there are job positions tied to HLS, with the argument of rapid IP development. Hence, in addition to offering undergraduates a firm introduction, the textbook/guide can also serve engineers willing to implement processors on FPGA, as well as researchers willing to develop RISC-V based hardware simulators. Bernard Goossens is Professor in the Faculty of Sciences at the Université de Perpignan, France. He is author of the French-language book from Springer, Architecture et microarchitecture des processeurs, 2002.

Réservation

Réserver ce document

Exemplaires

Code-barres	Cote	Support	Localisation	Section	Disponibilité
004.1-33-1	004.1-33-1	Livre externe	BIBLIOTHEQUE DE FACULTE DES SCIENCES	Informatique (SCI)	Disponible
004.1-33-2	004.1-33-2	Livre externe	BIBLIOTHEQUE DE FACULTE DES SCIENCES	Informatique (SCI)	Disponible

---

page 1/1